El Gerente Senior de Análisis de Fallas dirigirá un equipo de ingeniería especializado y administrará el laboratorio de diagnóstico de vanguardia. Es responsable del aislamiento forense de las causas raíz eléctricas, mecánicas y térmicas que subyacen a las fallas de hardware que ocurren durante las construcciones piloto, las pruebas de producción a gran escala y las implementaciones en campo de los conmutadores de centros de datos de próxima generación.
El candidato ideal contará con una amplia experiencia en diagnóstico, que abarque desde anomalías en el silicio a nivel de componentes hasta problemas de integridad de la señal y la potencia a nivel de sistema. Al actuar como un pilar técnico fundamental, este líder impulsará las Acciones Correctivas de la Causa Raíz (RCCA), coordinará estrechamente con los diseñadores de chips y los proveedores de materiales, y garantizará el cumplimiento estricto de las líneas de base de diagnóstico «Copy Exact en todos los laboratorios para evitar la recurrencia de defectos.
Responsabilidades
1. Gestión del laboratorio y liderazgo en diagnóstico Responsabilidad técnica del equipo: Formar, gestionar y dirigir técnicamente un equipo de alto nivel compuesto por ingenieros de análisis de fallas y técnicos de laboratorio especializados en el diagnóstico de semiconductores, PCBA e interconexiones. Estrategia de equipos avanzados: Supervisar la planificación de gastos de capital (CapEx), la calibración operativa y el mantenimiento de los equipos avanzados de laboratorio, incluyendo microscopios electrónicos de barrido (SEM), espectroscopia de rayos X de dispersión de energía (EDS), espectroscopia infrarroja por transformada de Fourier (FTIR), sistemas de rayos X/TC en 3D y estaciones de microsección. Diagramas de flujo estandarizados para el análisis de fallos: Establecer y hacer cumplir flujos de trabajo rigurosos de pruebas analíticas, desde no destructivas hasta destructivas, para garantizar que se preserven las pruebas de los componentes durante la clasificación.
2. Aislamiento de la causa raíz y evaluación interfuncional Diagnóstico de placas de circuito impreso (PCBA) en múltiples niveles: Impulsa la investigación de la causa raíz de defectos complejos en las placas, incluyendo grietas latentes en las vías, cráteres en los pads, uniones de soldadura «Head-in-Pillow (HiP), migración electroquímica (ECM) y degradaciones de la integridad de la señal en laminados de alta frecuencia. FA de silicio y empaque: Colaborar estrechamente con los principales proveedores de ASIC, GPU y memoria para evaluar anomalías a nivel de chip, la pérdida de material de interfaz térmica (TIM) y fallas en la integración entre el empaque de matriz de bolas (BGA) y la placa. Alineación de la línea de producción: Actuar como el principal enlace técnico con la planta de producción. Cuando las fallas en las pruebas en línea superen los umbrales estadísticos, proporcionar retroalimentación rápida de clasificación a los grupos de ingeniería de Procesos, Calidad y Automatización para contener la desviación.
3. Acciones correctivas de ciclo cerrado y gestión de proveedores Ejecución rigurosa de las acciones correctivas de ciclo cerrado (RCCA): Elaborar e informar sobre informes exhaustivos de análisis de fallas de ingeniería. Utilizar metodologías estructuradas (8D, los 5 «por qué, análisis de árbol de fallas) para convertir los hallazgos de laboratorio en cambios permanentes en los procesos de ingeniería y fabricación.
Escalaciones técnicas con proveedores: Presentar evidencia irrefutable a los proveedores de componentes y materias primas cuando las fallas apunten a impurezas en los materiales o defectos de fabricación, impulsando así la implementación de medidas correctivas a nivel de los proveedores.
Requisitos: Formación académica: Licenciatura en Ciencia de los Materiales, Ingeniería Eléctrica, Física del Estado Sólido o una disciplina de ingeniería estrechamente relacionada. Se valorará mucho contar con maestría (MS) o doctorado.
Experiencia: 8 a 10 o más años de experiencia específica en análisis de fallas o ingeniería de confiabilidad de hardware en equipos de clase empresarial (por ejemplo, conmutadores de red centrales, servidores de alto rendimiento, equipos de telecomunicaciones), con al menos 3 años en un puesto de gestión directa de equipos de ingeniería o como jefe de laboratorio. Experiencia en el ámbito técnico:
Conocimiento profundo de la fabricación de placas de circuito impreso (PCB) de múltiples capas, las restricciones de las señales de alta velocidad y la metalurgia avanzada de la soldadura en la tecnología de montaje en superficie (SMT) (SAC305, aleaciones de baja temperatura). Dominio experto en el uso de técnicas de localización no destructivas, tales como la reflectometría en el dominio del tiempo (TDR), la termografía (InGaAs/termografía lock-in) y los rayos X 3D de alta resolución. Amplio conocimiento de las técnicas de caracterización física de materiales (tintado y separación, seccionamiento transversal, pulido y encapsulación química). Metodologías: Conocimiento profundo de las normas de IPC (IPC-A-610, métodos de diagnóstico IPC-TM-650) y de las normas de confiabilidad en microelectrónica de JEDEC. Indicadores clave de desempeño (KPI) para el éxito Tiempo promedio hasta la identificación de la causa raíz (MTTRC): Acelerar el tiempo que transcurre entre el registro inicial de la falla y la confirmación definitiva de la causa raíz física o eléctrica. Tasa de detección correcta a la primera: Garantizar las estrategias de diagnóstico iniciales identifiquen correctamente las fallas sin destruir la evidencia de los componentes críticos ni comprometer la integridad de los datos. Verificación de acciones en bucle cerrado: Garantizar la verificación y el cierre al 100 % de los cambios de ingeniería relacionados con el diseño o la fabricación que surjan a raíz de los hallazgos de laboratorio.
